解码器时钟电路应如何设计，音响发烧友和DIY爱好者为您详细解读

时钟电路设计(下)：

之所以将时钟处理弄成两部分，只能说明时钟处理真的是太重要了！接上篇。

我的reference板子上面，规划了两路时钟。配合两路专用芯片，每个专用芯片出来的六路时钟，一共有12路时钟信号。再加上DIR9001恢复出来的时钟信号，时钟的种类非常繁多。乃至于我自己在设计之初，都会经常想不明白。不过当然最后是完全想明白了。具体如何繁多，大家看一下图就明白了。

Reference CD时钟处理电路

每个时钟专用驱动芯片有六路输入可以选择。而对应于每路输入，又有六种输出。

时钟电路的冗余设计

时钟电路的冗余设计

每个芯片的时钟输入又有多种选择.

芯片的时钟输入电路

这样下来，可能的组合就非常之多了…大家都能看明白了吧。

为什么将时钟整的那么复杂呢？前面提到过，因为时钟太重要了！另一个原因是因为我的设计是一块Reference CD Mainboard。这样可以对各种线路进行“试验”。

接下来，谈一下另外一个时钟驱动电路：

老虎设计的新型高速低噪声时钟驱动电路

图中，放大器为射频通用低噪声放大器。带宽0-1.9GHz。放大器对输入时钟信号直接进行放大，然后通过50欧姆的SMA/SMB连接器，经微同轴电缆和CDROM相连接，为CDROM提供时钟信号。

由于Ti的SRC4192不支持768Fs，为了方便用33.8688的主时钟下的调试，我还在电路板上增加了一个三分频电路，将33.8688MHz分频为11.2896MHz。

老虎180亲测有效的时钟三分频电路

以上的设计，即保证了时钟的品质，又具有相当的灵活性。实际使用下来，也确实非常方便。