PCB设计的好坏直接决定产品的稳定性，特别是模拟电路和高速数字信号，对PCB的设计尤为苛刻，以下总结了一些设计原则：
1. 电源线的设计
(1) 选择合适的电源
(2) 尽量加宽电源线
(3) 保证电源线、地线走向和传输方向一致性
(4) 使用抗干扰元器件(磁珠、电容滤波器等)
(5) 电源入口添加去耦电容
2. 地线的设计
(1) 模拟地和数字地分开(分开后可通过电感或磁珠汇集到一起）
(2) 尽量采用单点接地
(3) 尽量加宽地线(一般加宽到能够通过3倍需求电流的宽度,2-3mm以上)
(4) 将敏感电路连接到稳定的接地参考源
(5) 对PCB板进行分区设计，把高带宽的噪声电路与低频电路分开
(6) 尽量减少接地环路的面积
3.元器件的配置
(1) 不要有过长的平行信号线
(2) 保证PCB的时钟发生器、晶振和CPU的时钟输入端尽量靠近，同时远离其他低频器件
(3) 元器件应围绕核心器件进行配置，尽量减少引线长度
(4) 对PCB板进行分区布局
(5) 考虑PCB板在机箱中位置和方向
(6) 缩短高频元器件之间的引线
4. 去耦电容的配置
(1) 每10个集成电路要加一片充放电电容(容值一般是10uF)
(2) 引线式电容用于低频，贴片式电容用于高频
(3) 每个集成芯片要布置一个0.1uF的陶瓷电容,如果空间不够，那么每4-8个芯片配置一个1-10uf的胆电容。
(4) 对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容(如RAM,ROM存储器件)。
(5) 电容之间不要共用过孔,电容过孔要尽量靠近焊盘。
(6) 去耦电容引线不能太长。
5. 降低噪声和电磁干扰的原则
(1) 尽量采用45°折线而不是90°折线。
(2) 用串联电阻的方法来降低电路信号边缘的跳变速率。
(3) 石英晶振外壳要接地, 下面不要走线
(4) 闲置不用的门电路不要悬空
(5) 时钟线垂直于IO线时干扰小
(6) 尽量让时钟线周围的电动势趋于零
(7) IO驱动电路尽量靠近PCB的边缘
(8) 任何信号不要形成回路
(9) 对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略。
(10) 通常功率线、交流线尽量布置在和信号线不同的板子上。
6. 其他设计原则
(1) CMOS的未使用引脚要通过电阻接地或接电源
(2) 用RC电路来吸收继电器等原件的放电电流
(3) 总线上加10K左右上拉电阻有助于抗干扰
(4) 采用全译码有更好的抗干扰性
(5) 元器件不用引脚通过10K电阻接电源
(6) 总线尽量短，尽量保持一样的长度
(7) 两层之间的布线尽量垂直,如果顶层走平行线，底层就要走垂直线，正交耦合，抗干扰。
(8) 发热元器件尽量避开敏感元件
PCB按高频电路设计要点：
(1) 要有良好的地线层：良好的地线层处处等电位，不会产生共模电阻耦合，也不会经地线形成环流产生天线效应，良好的
地线层能使EMC以最短的路径进入地线而消失，建立良好底线层的最好办法是采用多层板，一层专门用作地线层，如果只能用双面板，应当尽量从正面走线，反面用作地线层，不得已才从反面过线。
(2) 保持足够的距离，对于可能出现有害耦合货辐射的两根线或两组要保持足够的距离，如滤波器的输入与输出、光耦的输入与输出、交流电源线与信号线等。
(3) 长线加低通滤波器，走线尽量短，不得已走的长线应当在合理的位置插入C,RC,LC低通滤波。
(4) 除了地线，能用细线的不要用粗线，因为PCB上的每一根走线既是有用的信号的载体，又是接收辐射干扰的干线，走线越长，越粗，天线效应越强。
声明：本站部分文章内容及图片转载于互联 、内容不代表本站观点，如有内容涉及侵权，请您立即联系本站处理，非常感谢！