数字电源LLC优化空载小载输出纹波的一种方法

输出纹波要求如下：

负载小于1A时纹波噪声最大200mv，负载大于1A时纹波噪声最大500mv。

优化前空载测试纹波波形如下： 负值纹波局部放大图：

整体图：

很明显，纹波不符合要求。

原因分析：

造成纹波大的原因有以下几种：

1、输出采样电压比例66.83V对应采样电压满量程3V，对应采样电压码值4095，也就是说每个码值对应的实际输出电压是16.32mv，按采样误差10个码值计算也有163mv，很难精确控制纹波在200mv以内。

2、程序中断频率为80k，每12.5us控制一次发波。LLC在输出38V时的开环功率曲线实际测试如下图所示，按照设置的最高频率400k发波，每12.5us发5个周期足以让输出电压上升超过纹波噪声要求。

解决办法：

针对原因2进行优化，当输出需要较小能量时，每个中断频率只发两个周期波形。空载波形有所优化，输出纹波减小到130mv，但带载到6A附近时，即将从打嗝模式切换到连续模式时，程序要不连续一个中断周期不发波，要不连续两个中断周期不发波，造成带载6A纹波400mv，如下图所示，空载纹波130mv，带载6A时纹波400mv，高低温时大概率不符合要求。

查找相关解决办法时，看到一篇论文《Digital Control and Light Load Efficiency Enhancement of LLC Resonant Converters》，文中提出Burst Mode优化输出纹波和小载效率。相关部分如下图所示：

采用论文中所述方法，当负载降到某个特定值以下时，程序将启动突发模式，在该模式下，当需要较小能量时，以较高的频率，较小的占空比来发波。流程图：

控制发波部分根据环路的输出频率和最大频率、打嗝频率之间的关系决定三种模式的发波，即程序中的defFlagBurp_Poweron，defFlagBurp_Poweronoff和defFlagBurp_Poweroff。最大频率，打嗝频率以及最小占空比要由实际输出电压的大小和硬件的特性动态决定。

例如打嗝频率设置为400k（根据实际情况确定），最大频率设置为450k（根据实际情况确定）。当环路输出频率小于400k时，发波模式为defFlagBurp_Poweron，正常发波，占空比为50%；当环路输出频率在400k～450k之间时，发波模式为defFlagBurp_Poweronoff，占空比调整为输出频率的25%（根据实际情况确定）；当环路输出频率大于450k时，发波模式为defFlagBurp_Poweroff，关闭发波。

控制程序部分代码如下：

实际测试空载纹波降低到90mv左右，即将进入连续模式带载6A时输出纹波降到190mv，符合要求。