ADC孔径不确定度影响ADC系统性能

孔径不确定度

对于高精度ADC系统来说，影响其最终性能（SNR或ENOB）的因素可能来自于：信号源的干净、稳定程度，采样时钟的质量，ADC的孔径抖动和ADC热噪声等几个方面。文章将会介绍孔径抖动对ADC性能的影响。

在进行高精度ADC设计时，我们希望它能够达到手册中给出的指标，因此在设计ADC前，我们需要评估任何一个导致ADC性能变差的因素。

孔径不确定度，也称孔径抖动，就是ADC在编码过程中采样的不一致性，孔径抖动由采样时钟边沿时序的不确定性和ADC内部抖动源组成。它在3个方面影响ADC性能：

1、增加系统噪声

2、增加被采样信号的相位不确定度

3、加剧码间干扰（IRI）

图1 由孔径抖动所产生的采样点的误差

抖动性能对中频信号影响特别大。例如在对250MHz的信号进行采样，在这一速度下，即使是1ps的总抖动会使信噪比限制在56dB，这显然对12-bit甚至更高精度的ADC来说就是灾难。但是对10MHz的信号进行采样，抖动从10fs到1ps之间，并没有将ADC的SNR提高多少，或者说抖动在对低频信号采样时，影响不大。

这一点容易理解，因为上升时间快的信号在相同的抖动条件下，其幅度误差越大。

我们考虑一个输入的正弦波信号，并对其求导，

图2 输入的正弦波信号

图3 正弦信号导数

最大误差出现在t=0时刻，为A*2Πf，

从图1可以看到dv是与抖动关联的采样后的电压值误差。

图5 电压误差与时钟抖动的关联

尽管这是在最大输入量程时的误差，并只代表上限而不是一个标称值，但是这个简单的模型证明了时钟抖动函数对估算信噪比的降低很有用。

抖动和信噪比

如图5所示，采样后的电压值误差随着输入频率线性增加，所以在高频时，时钟纯度变得极为重要。采样是一个混合操作。输入信号乘上本振，或者说是时钟。时间上的乘法对应频域内的卷积，所以采样时钟的频谱与输入信号频谱的卷积对应采样过程。考虑孔径不确定是时钟上的宽带噪声，它在采样后的频谱上显示为宽带噪声，在采样频率周围周期地重复。

由于ADC编码输入有很高的带宽，时钟输入噪声的影响可以扩展至采样速率的很多倍并混叠到ADC的基带上。如图6所示。因此，这个宽带噪声会降低ADC噪底性能。

图6 ADC导致的基带信号与其镜像

假定一个正弦波，由孔径不确定度限制的ADC的SNR（信噪比）为，

图7 由孔径不确定度限制的ADC信噪比

图7的公式再一次表明为什么高模拟输入频率的系统需要低抖动的时钟源。对于只有300fs RMS时钟抖动的200MHz模拟输入信号，信噪比仅限制为68.5dB，这远低于一个12-bit的ADC在低速时通常能够达到的水平，当然，对14-bit的结果来说会更差。注意，图7的信噪比限制与ADC的分辨率无关。

孔径抖动不总是性能的限制者，如图8中的公式所示，它是一个众多噪声的叠加，主要包括量化噪声、热噪声等。

图8 ADC SNR计算公式

图9 由孔径抖动引起的信噪比

图9显示了根据图7公式计算的，理想情况下SNR仅受时钟抖动影响的，不同抖动性能的曲线图。它是基于模拟输入频率和SNR要求来快速确定抖动限制的一个有用的指导。