超导量子位架构中的高相干性和低串扰

在现在发表在《科学进展》杂志上的一份新 告中，Peter A. Spring和牛津大学物理学科学家团队描述了超导量子比特架构中的量子比特相干性以及低串扰和单量子比特门误差，适用于量子比特的二维（2D）晶格。实验设置涉及一个电感分流腔体外壳，带有非电流，面外控制布线，量子位和谐振器，在基板的相对侧面制造。科学家们开发了一种概念验证设备，具有四个非耦合的transmon量子位，即一个超导带电量子位，对电荷噪声的灵敏度降低，以展示通过同时随机基准测试测量的特定特征。控制布线的三维集成特性允许量子位保持可寻址，因为架构形成了更大的量子位格。

量子架构师

构建具有大量高度相干量子位的三维（3D）晶格的努力是一项出色的硬件挑战。研究人员之前已经开发了超导电路，作为实现这种晶格并形成通用栅极集的有前途的平台。通常，必须满足两组要求才能扩展此类超导晶格，包括将控制布线路由到电路的方法，允许所有量子位保持可寻址和可测量，同时防止低频杂散模式在电路中出现尺寸增加。缩放过程还应防止量子位的退相干通道，并与超出量子纠错码阈值的栅极保真度兼容。物理学家以前已经通过3D集成控制布线克服了边缘连接电路的布线限制，这是一种实用的解决方案。或者，电路可以封装在二维的电感分流腔体中，具有截止频率到型腔模式。Spring等人在四量子位原理验证电路上提出了与后一概念相关的实验结果，其中电路架构具有在基板相对侧制造的3D集成面外控制布线，量子位和读出谐振器。该团队还包括一个关键的新功能，用于与transmon相干时间兼容，超过100 μs，低串扰和单量子位门错误。

器件架构和串扰检定

研究人员获得了腔体外壳和电路的图像，其中外壳底座保持了一个中央“支柱”和一个盖子，其中包含一个匹配的圆柱形凹槽，里面装满了一个铟球。他们将四个同轴跨子量子位排列在一个2 x 2晶格中，间距为2 mm，然后实现了具有电感分流设计和电路布局的面外布线设计和电路布局，其中每个谐振器同轴对齐并电容耦合到一个量子位。该设置允许量子位电极“电浮动”。该团队获得了该器件的基本电路参数和表征串扰，其中该器件是电路架构的原理验证演示，没有故意耦合，除了量子位谐振器对之间。因此，Spring等人将所有其他耦合确定为不希望的串扰。然后，该团队定义了串扰的术语，并总结了器件中的实验和模拟寄生横向耦合，然后对量子比特控制线选择性和谐振器控制线选择性进行了实验测量。他们还测量了寄生量子比特谐振器耦合，以了解量子比特和谐振器之间的寄生色散位移。然后是单独和同时在所有四个量子位上执行的单量子位随机基准测试。该团队进行了31 x 80实验中的每一个，5，000次以建立统计数据并呈现每个物理门的误差，并且还基于同步实验数据进行了相关的随机基准测试。对于能带结构仿真，Spring等人分析了单元单元的高频结构模拟器模型，该模型包含设备中心2 mm x 2 mm区域的理想尺寸。然后，他们在仿真期间绘制了波段结构，同时收集了有关设置中的分析截止频率，波段曲率以及等离子体皮肤和深度预测的详细信息。

展望

通过这种方式，Peter A. Spring及其同事在3D超导电路架构的四量子位演示中分析了平均量子位相干时间和同时的单量子位门保真度。在包含量子比特耦合电路之前，该团队高度抑制了设置的残余串扰。设想的优化器件适用于研究高相干性和指数抑制串扰的量子比特晶格中的高能辐射产生的相关误差。目前的架构包含一个紧紧围绕电路的电感分流腔体外壳，并结合了3D集成的面外控制布线和反向读出谐振器。结果突出了实验设置的低串扰。外壳包装可通过重塑盖子凹槽中的铟球来重复使用;但是，电路未粘合到外壳上，因此无法拆卸和重新安装。科学家们强调了所提出的器件的几个缺点，包括小而可变的外部谐振器衰减率和色散位移，这些对于量子比特读数来说是非最佳的。Spring等人将设置中增加的一致性归功于制造过程，这与以前的架构实现不同。