一种基于热噪声振荡器的高速真随机数设计-AET

0 引言

随着信息技术的快速发展，信息安全变得越来越重要，保障信息安全的最好方式是密码学。在密码学应用中，无论是密码算法中密钥的生成或是密码协议中特定变量的随机初始化，都需要用到真随机数源。真随机数在统计学上具有随机性, 包括时间上的独立性和空间上的均匀性，还具有不可重复性和不可预测性^[1]。随机数主要应用于密码算法协处理器中的密钥、身份认证和数字签名等^[2]。

1 整体电路结构

真随机数电路结构如图1所示，利用两个独立工作的高、低频振荡器之间的相对关系采样噪声源，用带有抖动的低频振荡器通过D触发器采样有固定周期的高频振荡器，从而产生随机数序列。在实际电路设计过程中，慢振荡器的抖动标准差需要足够大，这样使慢振荡器的时钟频率很难提高，一般情况下，输出频率在1 MHz左右，这样会严重影响真随机数的输出速度；高频时钟频率输出频率也会影响随机数的输出速度，通常要求慢振荡器抖动标准差在高振荡器周期的10～20倍之间。

2 低频时钟设计和仿真

2.1 低频时钟理论分析

低频时钟是带有抖动的慢振荡器(clkslow)，电路如图2所示。

电路使能开启后，偏置电路开始提供偏置电压和电流。当L_OUT为高电平时，电荷泵放电使运放正端电压下降，输出电压降低，到达低阈值-VTL，L_OUT变为低电平，反之亦然。运放输出信号是一个在迟滞比较器高低阈值间来回摆动的三角波；电阻R1和R2上的热噪声经过运放放大后叠加在三角波上，得到L_OUT 的时钟沿抖动与热噪声一样，满足正态分布。

运放输出的三角波信号如图3所示，图中S是运放输出三角波的斜率，T_clkslow是慢时钟信号的周期。可以得到：

V(t)是输出电压随时间变化的函数，V_n(t)是放大后的电阻热噪声，可以推出：

2.2 负反馈运放的设计

从式(4)和式(5)中可知，E{T_clkslow}和σ{T_clkslow}成反比关系，如果要增大低频时钟的周期，则低频时钟的抖动值会减少。低频时钟的抖动值还与噪声带宽（B_w）和热噪声电阻（R₁、R₂）有关。要使随机数输出频率加快，必须增大充放电电流I_charge并减少电荷泵到地电容C，这两个参数都会减少低频时钟的抖动值。为了使低频时钟有足够抖动值，根据式(5)和式(7)可知，可以增大噪声带宽和热噪声电阻。噪声带宽的大小由负反馈运放的-3 dB带宽和低通滤波器带宽决定，如图2所示，热噪声电阻R₁和寄生电容C₁形成低通滤波器，当电阻R₁值增加时，寄生电容随之增加，低通滤波器带宽变小，导致噪声带宽变小，低通滤波器带宽也会影响慢振荡器环路带宽。

通过上面的分析可知，热噪声电阻的选取很重要，在电阻选取中，选取高阻值poly电阻，电阻取最小宽度。当电阻阻值取500 kΩ时，通过对版图寄生电容的提取，C₁的值在8 fF左右。

表1为不同电阻值的低频时钟抖动值(时钟输出频率为5 MHz)，在电阻较大时，此时低通滤波器的带宽会严重限制低频时钟的环路带宽，也会限制随机数的输出频率，综合考虑取热噪声电阻值为500 kΩ，σ{T_clkslow}为15 ns，低通滤波器的带宽为40 MHz。负反馈运放和迟滞比较器带宽会根据低通滤波器的带宽来确定，不会因带宽过大而浪费功耗。

2.3 低频时钟仿真

表2为低频时钟输出频率对应的σ{T_clkslow}仿真结果，从表中可知，频率越大，输出σ{T_clkslow}越小，需要高频时钟的频率越高。

3 高频时钟设计和仿真

高频时钟的仿真结果表明，其时钟频率的中心频率为1.07 GHz，占空比为48.5%.

4 整体电路版图设计和仿真

图7是随机数的测试结果，基于真随机数测试标准AIS31，对实际设计的真随机数发生器进行了评测。实验结果表明，随机数符合AIS31的测试要求。

5 结论

参考文献

[1] 苏桂平，吕述望，杨柱，等.真随机数发生器的随机性在信息安全中的应用[J].计算机工程，2002，28(6)：114-115.

[2] YANG Y.Implementation of 200 Mbps truly random number generator[D].Beijing：Tsinghua University，2013.

[3] 辛茜，曾晓洋，张国权，等.基于电阻热噪声的真随机数发生器设计[J].微电子学与计算机，2004，21(7)：143-146.

[4] ULKUHAN GULER，ERGUN S.A high speed, fully digital IC random number generator[J].AEU-International Journal Electronics and Communications，2012，66(2)：143-149.

[5] YANG K，FICK D，HENRY M B，et al.16.3 A 23 Mb/s 23 pJ/b fully synthesized true-random-number generator in 28 nm and 65 nm CMOS[C].IEEE International Solid-State Circuits Conference.IEEE，2014：280-281.

魏子魁1，2，符 令1，2，王 雪3，何 洋1，2，金 鑫1，2，谭 浪1，2，

胡 毅1，2，唐晓柯1，2，张海峰1，2，赵东艳1，2

(1.北京智芯微电子科技有限公司 国家电 公司重点实验室 电力芯片设计分析实验室，北京100192；

2.北京智芯微电子科技有限公司 北京市电力高可靠性集成电路设计工程技术研究中心，北京100192；

3.国 辽宁电力有限公司信息通信分公司，辽宁 沈阳110006)