随着电子器件灵敏度的不断提高，对仪器的抗干扰能力提出了更高的要求，因此PCB设计也变得越来越困难，如何提高PCB的抗干扰性成为众多工程技术人员关注的焦点。介绍了在PCB设计中减少噪声和电磁干扰的一些小技巧。
以下是通过多年设计总结而成的，用于减少PCB设计中噪声和电磁干扰的24个技巧：
(1)可以使用低速芯片而不使用高速芯片，关键处使用高速芯片。
(2)串一电阻法可用于减小控制电路上、下沿跳跃率。
(3)尽可能地对继电器等进行某种形式的减振。
(4)使用符合系统要求的最低频率时钟。
(5)时钟发生器尽可能接近使用这种时钟的设备。石英石晶振器壳体必须接地。
(6)以地线绕过时钟区域，使时钟线尽可能短。
(7)I/O驱动电路尽量靠近印制板的边缘，让它尽快离开印刷板。对于进入印刷板的信号要进行滤波，来自高噪声区域的信号也要加滤波，同时采用串端电阻的方法，以减少信号反射。
(8)MCD端部要接通，或接地，或定义为输出端，该接线端应接通电源，不能悬空。
(9)空闲无用的门电路输入端不要悬空，空闲无用的运放正输入端接地，负输入端接输出端。
(10)印刷板尽可能采用45折线而不采用90折线来减少外部高频信号的发射和耦合。
(11)印刷板按频率和电流切换特性进行划分，噪音元件与无噪音元件要保持一定的距离。
(12)单面板和双面板用单点接通电源，并有单点接地，地线尽可能粗，经济上可以承受的话，多层板可以减小电源，地的容生电感。
(13)时钟、总线、分片信号要远离I/O线和插头。
(14)模拟电压输入线，尽可能地远离数字电路信号线，尤其是时钟。
(15)在A/D类装置中，数字部分和模拟部分宁愿统或不交叉。
(16)时钟线与I/O线相比，与平行I/O线的干扰较小，且时钟管脚与I/O电缆有距离。
(17)元件引脚尽可能短，非耦合电容引脚尽可能短。
(18)要害线应尽可能粗，两侧要有保护地。快速线要直得很。
(19)对噪音敏感的线路不应平行于大电流、高速开关线。
(20)石英晶体下方，不允许在对噪音敏感的仪器下走线。
(21)弱信号电路，不能在低频电路周围形成电流环。
(22)信号都不能形成环，如不可避免，让环路区尽可能小。
(23)每个集成电路有一个脱耦电容。在电容器的每边边加一小旁路电容。
(24)电路充、放电储能电容时，不需要电解电容就可以使用大容量的钽电容或电容器。采用管状电容时，外壳要接地。
声明：本站部分文章内容及图片转载于互联 、内容不代表本站观点，如有内容涉及侵权，请您立即联系本站处理，非常感谢！